(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-327101 (P2001 - 327101A)

(43)公開日 平成13年11月22日(2001.11.22)

(51) Int.Cl.7

酸別記号

FΙ

テーマコート*(参考)

H 0 2 J 9/06

B60R 21/32

505

H 0 2 J 9/06

505C 3D054 502C 5G015

502

B 6 0 R 21/32

審査請求 有 請求項の数6 OL (全 5 頁)

(21)出願番号

特願2000-141237(P2000-141237)

(22)出顧日

平成12年5月15日(2000.5.15)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 西村 浩

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100086645

弁理士 岩佐 義幸

Fターム(参考) 3D054 EE55 FF13

5G015 FA08 GB05 HA03 HA15 JA06


JA08 JA53 JA62

(54)【発明の名称】 バックアップ回路

(57)【要約】

【課題】 僅かでもバックアップ時間を増やすことによ り、容量の削減更にはコンデンササイズの小型化が可能 なパックアップ回路を提供する。

【解決手段】 システム電源回路のバックアップコンデ ンサを充電するためのバックアップ回路において、シス テム電源回路17への動作電圧の供給時間を長くし、バ ックアップコンデンサ12の放電時のバックアップ時間 を長くする。



【特許請求の範囲】

【請求項1】動作用電源回路のバックアップコンデンサを充電するためのバックアップ回路において、

前記動作用電源回路への動作電圧の供給時間を長くし、 前記バックアップコンデンサの放電時のバックアップ時 間を長くすることを特徴とするバックアップ回路。

【請求項2】前記動作用電源回路に供給される電圧が昇圧されることにより、昇圧されずにそのまま低下して前記動作用電源回路の最低動作電圧に達する場合に比べ、昇圧後に前記動作用電源回路の最低動作電圧に達する迄の時間分が延長されることを特徴とする請求項1に記載のバックアップ回路。

【請求項3】前記バックアップコンデンサは、常時、高電位に昇圧された電圧で充電されていることを特徴とする請求項1または2に記載のバックアップ回路。

【請求項4】バッテリに接続され、前記バッテリの出力 電圧を所定の電圧まで上昇させて出力する昇圧回路と、 前記昇圧回路からの出力電圧により充電される前記バッ クアップコンデンサと、

オン動作により、前記バックアップコンデンサを前記昇 圧回路に接続し、前記バックアップコンデンサから前記 昇圧回路へ電圧を供給するスイッチと、前記バッテリか らの電圧供給が断たれ、且つ、前記バックアップコンデ ンサの端子電圧が目標電圧に差し掛かる手前の時点で、 前記スイッチをオン動作させる制御信号を出力する制御 回路とを有することを特徴とする請求項1から3のいず れかに記載のバックアップ回路。

【請求項5】前記パックアップコンデンサは、前記パッテリから前記動作用電源回路への電圧供給が停止したとき、前記動作用電源回路に一定時間以上電圧を供給することを特徴とする請求項4に記載のパックアップ回路。

【請求項6】前記バックアップコンデンサは、自動車用エアバッグ装置に用いられるバックアップコンデンサであることを特徴とする請求項1から6のいずれかに記載のバックアップ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、バックアップ回路に関し、特に、バックアップコンデンサ充電用のバックアップ回路に関する。

[0002]

【従来の技術】従来、バックアップコンデンサ充電用のバックアップ回路が知られている。バックアップ回路は、バッテリの電圧を所定の電圧まで上昇させる昇圧回路を有し、この昇圧回路の出力電圧により、充電回路を介してバックアップコンデンサが充電される。

【0003】このバックアップコンデンサにより、バッテリからの電圧供給が停止したとき、システム電源に一定時間以上電圧を供給することができる。従って、バックアップコンデンサには、バッテリからの電圧供給停止

後のシステム動作をバックアップするため、大容量のコンデンサが用いられている。

[0004]

【発明が解決しようとする課題】しかしながら、このバックアップコンデンサは、大容量の故に部品サイズが大きくなるのが避けられず、少しでも容量を削減する必要に迫られている。そのような状態にあって、様々な付加価値を持たせるために仕様が増えており、それに対応するCPU(central processing unit)処理の高速化は、消費電流の増加をもたらしている。

【0005】この発明の目的は、僅かでもバックアップ 時間を増やすことにより、容量の削減更にはコンデンサ サイズの小型化が可能なバックアップ回路を提供するこ とである。

[0006]

【課題を解決するための手段】上記目的を達成するため、この発明に係るバックアップ回路は、動作用電源回路のバックアップコンデンサを充電するためのバックアップ回路において、前記動作用電源回路への動作電圧の供給時間を長くし、前記バックアップコンデンサの放電時のバックアップ時間を長くすることを特徴としている。

【 O O O 7 】上記構成を有することにより、動作用電源回路のパックアップコンデンサを充電するためのパックアップ回路において、動作用電源回路への動作電圧の供給時間が長くなり、これに伴って、バックアップコンデンサの放電時のパックアップ時間も長くなる。このため、僅かでもバックアップ時間を増やすことにより、容量の削減、更にはコンデンササイズの小型化が可能になる。

[0008]

【発明の実施の形態】以下、この発明の実施の形態について図面を参照して説明する。

【 O O O 9 】図 1 は、この発明の一実施の形態に係るバックアップ回路の構成を示すブロック図である。図 1 に示すように、バックアップ回路 1 O は、バッテリ電圧を昇圧回路により上昇させて、システム動作をバックアップするコンデンサ(バックアップコンデンサ)に充電するものであり、昇圧回路 1 1、バックアップコンデンサ 1 2、スイッチ 1 3 及び制御回路 1 4 を有している。

【〇〇10】昇圧回路11は、バッテリ15に接続されており、バッテリ15の出力電圧を所定の電圧V1まで上昇させ出力する。バックアップコンデンサ12は、充電回路16を介して昇圧回路11に接続され、昇圧回路11の出力電圧により充電回路16を介して充電される。そして、バッテリ15からシステム電源回路(動作用電源回路)17への電圧供給が停止したとき、システム電源回路17に一定時間以上電圧を供給する。

【OO11】スイッチ13は、オン(ON)動作によ

THIS PAGE BLANK (USPTO)

り、バックアップコンデンサ12を昇圧回路11に接続 し、バックアップコンデンサ12からスイッチ13を介 して、昇圧回路11へ電圧を供給する。

【0012】制御回路14は、バッテリ15からの電圧供給が断たれ、且つ、バックアップコンデンサ12の端子電圧が目標電圧V2に差し掛かる手前の時点で、スイッチ13をオン動作させる制御信号aをスイッチ13へ出力する。この制御回路14は、CPU(centralprocessing unit)からなり、A/D変換器、比較器等の機能を備え、閾値変更に伴う昇圧制御を行う。

【 0 0 1 3 】このバックアップ回路 1 0 により、バッテリ 1 5 からの電圧供給が停止したとき、バックアップコンデンサ 1 2 から放電することによってユニットの動作をバックアップすることができ、そのバックアップ時間を延ばすことができる。

【0014】即ち、バックアップ動作時にはバックアップコンデンサ12から昇圧回路11へ電圧を供給する、スイッチ付きの通電路を設け、バックアップ動作時、バックアップコンデンサ12の電圧が低下しシステム最低動作電圧を下回る前に、その通電路のスイッチをオンにする。

【0015】従って、電圧供給後の昇圧回路11は、バックアップコンデンサ12からの電圧供給がある限り昇圧動作を行い、バックアップコンデンサ12の端子電圧がシステム最低動作電圧を下回っていても、昇圧された電圧がCPU動作用電源であるシステム電源回路17に供給されるため、電解コンデンサに貯えられたエネルギを効率的に使用することができる。

【 0 0 1 6 】図2は、図1のバックアップ回路の具体例を示す回路図である。図2に示すように、バックアップ回路10は、バッテリ15とシステム電源回路17の間に設けられている。

【0017】バッテリ15は、ダイオード18を介して 昇圧回路11の入力端に接続されている。昇圧回路11 の出力端は、ダイオード19を介してシステム電源回路 17に、また、ダイオード19、抵抗20及びダイオー ド21を介してバックアップコンデンサ12に、それぞ れ接続されている。この抵抗20及びダイオード21 は、充電回路としての機能を有する。

【0018】バックアップコンデンサ12は、PチャネルFET(field effect transistor)22及びダイオード23を介して昇圧回路11の入力端に、また、入力回路24を介してCPU(制御回路)14に、それぞれ接続されている。このPチャネルFET22は、トランジスタでも良く、入力回路24は、CPU14の入力前段階における波形処理を行う。 【0019】PチャネルFET22のゲートは、トラン

【0019】PチャネルFET22のゲートは、トランジスタ25を介して、CPU14の比較器に接続されており、CPU14からの昇圧出力(昇圧目標電圧値、例

えば、21V→8V)は、昇圧回路11に入力する。

【0020】図3は、図1のバックアップ回路の動作を 説明するタイミングチャートである。図3に示すよう に、バックアップ回路10は、バッテリ15との電圧供 給が絶たれた(オフ)後、バックアップコンデンサ12 からの電圧供給を、システム電源回路17から昇圧回路 11に切り替える。

【0021】このとき、昇圧回路11は、昇圧目標電圧を、通常の電圧V1(例えば、21V)ではなく、システム最低動作電圧以上の電圧V2(例えば、8V)に下げておく。これは、残り少ないバックアップコンデンサ12のエネルギを無駄に使用しないようにするためである。このバックアップコンデンサ12は、常時、20.3Vに充電されている。

【0022】制御回路14は、バッテリ15の電圧供給が断たれ、且つ、バックアップコンデンサ12の端子電圧が、昇圧目標電圧V2に差し掛かる手前で、スイッチ13をオンにし、昇圧回路11への電圧供給を開始する。電圧供給が開始されたことにより、バッテリ15からの電圧供給が断たれた時点で停止していた昇圧回路11が動作を再開し、システム電源回路17に電圧が供給される。

【0023】つまり、システム電源回路17に供給される電圧が、スイッチ13のオン判定閾値(例えば、6.7V)になった時点で昇圧(例えば、7.3V)され、その後、システム電源回路17の最低動作電圧に達した時点で、システムリセット(動作停止)される。

【0024】従って、システム電源回路17に供給される電圧が昇圧されることにより、昇圧されずにそのまま低下してシステム電源回路17の最低動作電圧に達する場合(従来に相当、図中、点線で示す)に比べ、昇圧後にシステムリセットになるまでの時間分bを延長することができる。この結果、システム電源回路17へ、システム動作電圧をより長く供給することができる。

【0025】このように、この発明によれば、システム 電源回路17へ、システム動作電圧をより長く供給する ことが可能となり、僅かでもバックアップ時間を増やす ことができることから、バックアップコンデンサ12の 必要とする容量を少なくすることができる。

【0026】また、スイッチ13に必要な構成部品はそれ程大規模ではないので、コンデンサ容量の減少化が可能となってコンデンサの小型化が可能となり、更なる効果が得られる。

【0027】なお、この発明にあっては、放電時のバックアップ時間を稼ぐという目的の基に、停止していた昇圧回路11の動作を再開させてシステム動作電圧をより長く供給しており、バックアップコンデンサ12は、常時、高電位に昇圧された電圧で充電されている状態になっている。また、スイッチ13による切り替えは、バックアップコンデンサ12のバックアップ時間も保証され

THIS PAGE BLANK (USPTO)

た状態で行われる。

【 O O 2 8 】このような目的及び構成を有するバックアップ回路 1 O は、例えば、自動車用エアバッグ装置に用いられるバックアップコンデンサのために用いるのが望ましい。つまり、自動車の安全系においては、信頼性が最も重視されることから、バックアップコンデンサが常時充電状態になっているこの発明に係るバックアップ回路 1 O は、より適するものである。

[0029]

【発明の効果】以上説明したように、この発明によれば、動作用電源回路のバックアップコンデンサを充電するためのバックアップ回路において、動作用電源回路への動作電圧の供給時間が長くなり、これに伴って、バックアップコンデンサの放電時のバックアップ時間も長くなるので、僅かでもバックアップ時間を増やすことにより、容量の削減、更にはコンデンササイズの小型化が可能になる。

【図面の簡単な説明】

【図1】この発明の一実施の形態に係るバックアップ回路の構成を示すブロック図である。


【図2】図1のバックアップ回路の具体例を示す回路図である。

【図3】図1のパックアップ回路の動作を説明するタイミングチャートである。


【符号の説明】

- 10 バックアップ回路
- 11 昇圧回路
- 12 バックアップコンデンサ
- 13 スイッチ
- 14 制御回路
- 15 バッテリ
- 16 充電回路
- 17 システム電源回路
- 18. 19. 21. 23 ダイオード
- 20 抵抗
- 22 PFvネルFET
- 24 入力回路
- 25 トランジスタ
- a 制御信号

【図1】



【図2】



[図3]

